Use este identificador para citar ou linkar para este item: https://locus.ufv.br//handle/123456789/2595
Registro completo de metadados
Campo DCValorIdioma
dc.contributor.authorTeixeira, Tiago Aparecido
dc.date.accessioned2015-03-26T13:10:21Z-
dc.date.available2009-08-25
dc.date.available2015-03-26T13:10:21Z-
dc.date.issued2009-04-03
dc.identifier.citationTEIXEIRA, Tiago Aparecido. Heuristics for the generation of reconfigurable architectures in bidimensional arrays. 2009. 172 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2009.por
dc.identifier.urihttp://locus.ufv.br/handle/123456789/2595-
dc.description.abstractArquiteturas reconfiguráveis de grão grosso são alternativas para a redução do tempo de projeto, a complexidade do posicionamento e roteamento, o tempo de configuração e a memória de configuração para projetos de sistemas embarcados com demanda de alto desempenho e baixo consumo de energia. Porém o espaço de projeto é amplo e necessita de ferramentas flexíveis para sua exploração. Este trabalho propõe uma abordagem baseada em heurísticas (Algoritmos Genéticos, Simulated Annealing, Path Relinking) e algoritmos de escalonamento (ALAP e ASAP) visando as arquiteturas reconfiguráveis em arranjos com padrões regulares e escaláveis de interconexão. Para validar a ferramenta, um conjunto de aplicações multimídia, derivadas do conjunto de Mediabench e de núcleos de algoritmos para processamento de sinais (FIR, DCT etc.) Foi utilizado na avaliação de arquiteturas geradas. Os critérios de custo levaram em conta os números de conexões após o mapeamento, o caminho crítico e o tempo de busca das soluções. Os resultados experimentais mostraram que as arquiteturas geradas podem reduzir em quase 20% o custo de conexões quando comparados à topologia 0_1_hop, apontada por outros trabalhos como a mais adequada.pt_BR
dc.description.abstractCoarse-grained reconfigurable architecture appears as an alternative solution to reduce the design time, the routing and placement complexity, the reconfiguration time, and the reconfiguration memory, to design high performance and low power embedded system. However, the design space is too wide and it needs new explorations tools. This work proposes an tool of the automatic exploration of design space of the topologies, to be the foccus based in heuristics (Genetic Algorithms, Simulated Annealing and Path Relinking) and schedule algorithms (ASAP and ALAP) to see reconfigurable architecture in arrays with regular patterns and scalable of the interconnection. To validate this tool, a set of multimedia applications, from the set of clusters Media bench and algorithms for signal processing (FIR, DCT etc.) was used in the evaluation of the generated architectures. The criteria for cost take into account the number of connections after the mapping, the critical path and the time to search for solutions. The experimental results showed that the generated architecture can reduce by almost 20% the cost of connections when compared to the topology 0_1_hop, identified by other studies as the most appropriate.eng
dc.description.sponsorship
dc.formatapplication/pdfpor
dc.languageporpor
dc.publisherUniversidade Federal de Viçosapor
dc.rightsAcesso Abertopor
dc.subjectArquiteturas reconfiguráveispor
dc.subjectHeurísticaspor
dc.subjectArranjos de grão grossopor
dc.subjectReconfigurable architectureseng
dc.subjectHeuristicseng
dc.subjectCoarse-grained arrayseng
dc.titleHeurísticas para a geração de arquiteturas reconfiguráveis em arranjos bidimensionaispor
dc.title.alternativeHeuristics for the generation of reconfigurable architectures in bidimensional arrayseng
dc.typeDissertaçãopor
dc.contributor.authorLatteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4551876U8por
dc.contributor.advisor-co1Iorio, Vladimir Oliveira Di
dc.contributor.advisor-co1Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784559J9por
dc.contributor.advisor-co2Arroyo, José Elias Cláudio
dc.contributor.advisor-co2Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4703979J8por
dc.publisher.countryBRpor
dc.publisher.departmentMetodologias e técnicas da Computação; Sistemas de Computaçãopor
dc.publisher.programMestrado em Ciência da Computaçãopor
dc.publisher.initialsUFVpor
dc.subject.cnpqCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOpor
dc.contributor.advisor1Ferreira, Ricardo dos Santos
dc.contributor.advisor1Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5por
dc.contributor.referee1Santos, André Gustavo dos
dc.contributor.referee1Latteshttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4796253Z5por
dc.contributor.referee2Cardoso, João Manuel Paiva
Aparece nas coleções:Ciência da Computação

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
texto completo.pdf9,06 MBAdobe PDFThumbnail
Visualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.