Use este identificador para citar ou linkar para este item: https://locus.ufv.br//handle/123456789/2658
Tipo: Dissertação
Título: Uma heurística gulosa para Modulo Scheduling em arquiteturas reconfiguráveis em tempo de execução
Título(s) alternativo(s): A run-time Modulo Scheduling greedy heuristic in reconfigurable architectures
Autor(es): Costa, Lucas Mucida
Primeiro Orientador: Ferreira, Ricardo dos Santos
Primeiro avaliador: Goulart, Carlos de Castro
Segundo avaliador: Nacif, José Augusto Miranda
Abstract: Atualmente, a quantidade de dados gerados pelas aplicações vem crescendo mais rapidamente do que a lei de Moore. Arquiteturas reconfiguráveis de grão grosso também chamadas de CGRA (Coarse Grained Reconfigurable Architecture), tem sido propostas para tentar tratar esse grande fluxo de dados, levando em con- sideração também a necessidade de eficiência em termos de potência, energia e desempenho. Um dos desafios é o mapeamento dos laços de computação intensiva nas CGRAs. Este trabalho propõem um algoritmo guloso, simples e rápido, que pode ser implementado em hardware e ser usado em tempo de execução. Enquanto soluções anteriores obtinham respostas em segundos, a abordagem proposta reduz o tempo de mapeamento para ordem de microssegundos. Portanto, a solução proposta é viável para mapear laços em tempo de execução.
Nowadays, the amount of data generated by applications has been growing faster than Moore s law. Coarse grain reconfigurable architectures also called CGRA has been proposed to handle this large data streams, considering power, energy and performance is needed. Mapping innerlopps in CGRAs is a challenge. This work proposes a greedy algorithm (simple and fast), which can be implemented in hardware and to be used at runtime. Comparing to previous solutions by three to five orders of magnitude, our approach reduces the mapping time. Thus, the proposed solution is viable to handle with the demand for data flow at runtime.
Palavras-chave: Modulo scheduling
Hardware reconfigurável
Software pipelining
Modulo scheduling
Reconfigurable hardware
Software pipelining
CNPq: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Idioma: por
País: BR
Editor: Universidade Federal de Viçosa
Sigla da Instituição: UFV
Departamento: Metodologias e técnicas da Computação; Sistemas de Computação
Programa: Mestrado em Ciência da Computação
Citação: COSTA, Lucas Mucida. A run-time Modulo Scheduling greedy heuristic in reconfigurable architectures. 2013. 63 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2013.
Tipo de Acesso: Acesso Aberto
URI: http://locus.ufv.br/handle/123456789/2658
Data do documento: 23-Jul-2013
Aparece nas coleções:Ciência da Computação

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
texto completo.pdf5,43 MBAdobe PDFThumbnail
Visualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.